數(shù)據(jù)中心448Gbps信道下多種調(diào)制技術(shù)的性能分析

  為應(yīng)對日益增長的 AI 數(shù)據(jù)處理需求，數(shù)據(jù)中心需擴(kuò)展 AI 集群規(guī)模，同時(shí)提升各集群內(nèi)部的數(shù)據(jù)傳輸能力。當(dāng)集群擴(kuò)展至數(shù)百甚至數(shù)千節(jié)點(diǎn)時(shí)，互連架構(gòu)將成為這些通信信道的主要帶寬限制因素。銅纜互連仍是擴(kuò)展 AI 集群規(guī)模的可行選擇，但在單通道 448G 速率下使用銅纜時(shí)，需深入理解與連接器設(shè)計(jì)和結(jié)構(gòu)相關(guān)的信號完整性 (SI) 問題。

  隨著串行傳輸速率提升，數(shù)據(jù)中心架構(gòu)持續(xù)演進(jìn)。早期低速率場景下，PCB 與封裝損耗可忽略，連接器布置靈活；高速傳輸需求下，電纜連接器逐步向 ASIC 或處理器靠近，共封裝銅纜技術(shù)直接將銅纜集成至芯片封裝，繞過 PCB 以降低損耗，其連接器置于 ASIC 封裝上，通過雙軸電纜連接外部 I/O 或背板。

  共封裝銅纜連接器作為表面貼裝（SMT）組件，面臨短截線、引腳隔離、通孔對接等信號完整性挑戰(zhàn)，PCB 布線的插入損耗問題更為突出，這些因素對 448G 調(diào)制方案的適用性影響亟待明確。

  支持 448G 的連接器設(shè)計(jì)研究

  Molex莫仕與一家全球領(lǐng)先的半導(dǎo)體供應(yīng)商聯(lián)合開展了此項(xiàng)研究，研究聚焦 448G 信道中 SMT 連接器及共封裝銅纜連接器的信號完整性，分析連接器設(shè)計(jì)對插入損耗帶寬的影響及高頻噪聲對信噪比的作用，通過理想化信道模型（含 BGA 和連接器連接），驗(yàn)證三種調(diào)制方案的可行性。

  研究發(fā)現(xiàn)與結(jié)論

  插入損耗與信道傳輸距離

  PCB 信道損耗顯著高于共封裝銅纜，后者在相同損耗下傳輸距離更長，或同等距離下?lián)p耗更低。兩者在 56 GHz 奈奎斯特頻率以上可支持 224Gbps PAM4，但均無法滿足 448G PAM4 的帶寬需求。頻率接近 80 GHz 時(shí)，非線性插入損耗會(huì)導(dǎo)致信道帶寬失效。

  縮短連接器插配接觸端長度、SMD 焊盤短截線尺寸，可將帶寬擴(kuò)展至支持 448Gbps PAM6（需 90 GHz 帶寬）和 448Gbps PAM8（需 75 GHz 帶寬）。

  串?dāng)_和噪聲注入

  高密度連接器的相鄰信號串?dāng)_會(huì)占用噪聲預(yù)算，噪聲代價(jià)隨串?dāng)_水平降低而減弱，隨信號損耗增加而上升。共封裝銅纜因低損耗表現(xiàn)更優(yōu)；PAM6 在 90 GHz 的串?dāng)_水平高于 PAM8 在 75 GHz 的表現(xiàn)，承受更高噪聲代價(jià)，但信道帶寬達(dá)標(biāo)時(shí) PAM6 性能更優(yōu)。需通過新型屏蔽技術(shù)和插配接口設(shè)計(jì)抑制串?dāng)_，提升傳輸距離。

  邁向 448G 的發(fā)展路徑

  共封裝銅纜繞過 PCB 通孔與有損材料的限制，使連接器結(jié)構(gòu)成為主要帶寬瓶頸。448G 場景下，連接器需解決插配接口短截線損耗、J 型引線連接的通孔 / 焊盤短截線最小化、雙軸電纜過渡結(jié)構(gòu)寬帶化等問題。

  研究證實(shí)銅纜信道可支持 448G PAM6 和 PAM8（PAM8 適配低帶寬信道），但連接器插入損耗諧振、串?dāng)_優(yōu)化，以及新型均衡方案對非線性損耗的緩解等問題，仍需進(jìn)一步突破以保障高保真?zhèn)鬏敗?