ICC訊 人工智能的快速發(fā)展改變了數(shù)據(jù)中心的建設(shè)方式。傳統(tǒng)云計(jì)算的流量主要在用戶和服務(wù)器之間縱向流動(dòng),但AI訓(xùn)練集群需要在數(shù)千個(gè)GPU之間橫向傳輸海量數(shù)據(jù)來同步計(jì)算參數(shù)。這種架構(gòu)轉(zhuǎn)變將原本需要十年的技術(shù)演進(jìn)壓縮到短短幾年內(nèi),迫使行業(yè)快速從400 Gigabit以太網(wǎng)推進(jìn)到800 Gigabit,現(xiàn)在又向1.6 Terabit互連演進(jìn)。在這場(chǎng)轉(zhuǎn)變背后,存在著一個(gè)復(fù)雜的測(cè)試生態(tài)系統(tǒng),負(fù)責(zé)確保這些超高速連接在實(shí)際部署時(shí)能夠正常工作[1]。
圖1:光學(xué)測(cè)試實(shí)驗(yàn)室,包括示波器、誤碼率測(cè)試儀和網(wǎng)絡(luò)分析儀等多個(gè)機(jī)架的精密測(cè)試設(shè)備,用于驗(yàn)證高速光互連性能。
01 標(biāo)準(zhǔn)體系的建立
在任何光互連產(chǎn)品大規(guī)模生產(chǎn)之前,必須符合國(guó)際標(biāo)準(zhǔn)組織制定的嚴(yán)格規(guī)范。光互連論壇(Optical Internetworking Forum,簡(jiǎn)稱OIF)通常率先定義芯片到模塊以及芯片到芯片的電氣接口,而電氣電子工程師學(xué)會(huì)(IEEE)則建立包括光學(xué)組件在內(nèi)的完整物理層規(guī)范。這些標(biāo)準(zhǔn)創(chuàng)建了通用語言,使不同制造商的設(shè)備能夠無縫協(xié)作。
當(dāng)前800 Gigabit系統(tǒng)的基礎(chǔ)建立在每秒112 Gigabit信號(hào)傳輸上,采用四電平脈沖幅度調(diào)制技術(shù),也就是PAM4。這種編碼方案通過使用四個(gè)電壓級(jí)別而非早期的兩個(gè)級(jí)別,在每次電氣轉(zhuǎn)換中封裝更多信息。OIF的CEI-112G標(biāo)準(zhǔn)精確定義了這些電氣信號(hào)的行為特征。對(duì)于主機(jī)芯片和可插拔收發(fā)器模塊之間的連接,規(guī)范允許在關(guān)鍵奈奎斯特頻率28 GHz處存在約10到16分貝的信號(hào)損耗,這意味著接收電路必須包含復(fù)雜的均衡線路來恢復(fù)原始數(shù)據(jù)。
近期最顯著的進(jìn)展是CEI-112G-Linear規(guī)范,該規(guī)范從光學(xué)模塊內(nèi)部移除了功耗較高的數(shù)字信號(hào)處理器。在這種線性架構(gòu)中,主機(jī)芯片的發(fā)射器通過簡(jiǎn)單的模擬放大器直接驅(qū)動(dòng)光學(xué)組件。這種改變將模塊功耗降低約一半,并顯著減少信號(hào)延遲,非常適合對(duì)延遲敏感的AI應(yīng)用。然而,這種架構(gòu)簡(jiǎn)化對(duì)整個(gè)電氣路徑的信號(hào)質(zhì)量和線性度提出了更嚴(yán)格的要求,徹底改變了這些模塊的測(cè)試方法。
表1:信號(hào)標(biāo)準(zhǔn)的演進(jìn)過程,通道速度從400G系統(tǒng)的50或100 Gigabit發(fā)展到800G的100 Gigabit,再到1.6 Terabit系統(tǒng)的200 Gigabit,以及每代對(duì)應(yīng)的關(guān)鍵測(cè)試指標(biāo)和相關(guān)標(biāo)準(zhǔn)。
展望1.6 Terabit系統(tǒng),行業(yè)正在通過CEI-224G框架定義每秒224 Gigabit的信號(hào)傳輸。在這個(gè)速度下,奈奎斯特頻率達(dá)到約56 GHz,印刷電路板材料的物理特性變得極其關(guān)鍵。在這些極端頻率下,銅跡線之間絕緣材料的介質(zhì)損耗、將電流限制在導(dǎo)體表面的趨膚效應(yīng),甚至銅表面的微觀粗糙度都會(huì)顯著降低信號(hào)質(zhì)量。IEEE 802.3dj任務(wù)組正在為1.6 Terabit以太網(wǎng)標(biāo)準(zhǔn)化每通道200 Gigabit接口,目標(biāo)是在應(yīng)用糾錯(cuò)后在媒體訪問控制層達(dá)到萬億分之一的誤碼率。
02 互連技術(shù)的選擇與測(cè)試
測(cè)試要求根據(jù)使用的互連技術(shù)類型有很大差異。直連銅纜(DAC)代表最簡(jiǎn)單的方法,使用無源雙絞線纜,沒有有源電子器件。這些線纜在較短長(zhǎng)度下工作良好,但隨著數(shù)據(jù)速率提高會(huì)面臨基礎(chǔ)物理限制。在224 Gigabit信號(hào)速度下,無源銅纜長(zhǎng)度被限制在不到1米,基本上只能用于同一機(jī)架內(nèi)相鄰服務(wù)器之間的連接。測(cè)試這些線纜主要涉及使用矢量網(wǎng)絡(luò)分析儀進(jìn)行無源測(cè)量,表征插入損耗、阻抗失配導(dǎo)致的回波損耗,以及稱為通道工作余量的計(jì)算指標(biāo),該指標(biāo)預(yù)測(cè)參考發(fā)射器和接收器對(duì)能否成功通過線纜通信。
有源電氣線纜(AEC)已經(jīng)成為在800 Gigabit和1.6 Terabit速度下延長(zhǎng)銅纜傳輸距離的主要解決方案。這些線纜將復(fù)雜的重定時(shí)器或變速器芯片直接集成到連接器外殼中,實(shí)際上創(chuàng)建了微型收發(fā)器。Credo Technology Group、Marvell Technology和Astera Labs等公司提供驅(qū)動(dòng)這些有源線纜的芯片。從測(cè)試角度看,這些有源線纜的行為更像光學(xué)收發(fā)器而非無源銅纜。重定時(shí)器芯片向主機(jī)系統(tǒng)呈現(xiàn)干凈的再生信號(hào),這意味著傳統(tǒng)模擬測(cè)量變得毫無意義,因?yàn)橛性葱酒钄嗔四M信號(hào)路徑。相反,測(cè)試集中在使用專用誤碼率測(cè)試儀和示波器進(jìn)行誤碼率測(cè)量、眼圖質(zhì)量和時(shí)序裕量評(píng)估。
線性可插拔光學(xué)模塊(LPO)可能代表這一代最具顛覆性的架構(gòu)變化。通過從光學(xué)模塊中移除數(shù)字信號(hào)處理器,這些設(shè)計(jì)可以將功耗降低約50%,相比集成信號(hào)處理的傳統(tǒng)模塊。這種功耗節(jié)省在AI數(shù)據(jù)中心中變得非常關(guān)鍵,因?yàn)閿?shù)千個(gè)高速連接可能消耗設(shè)施總功耗的20%以上。然而,線性光學(xué)模塊徹底改變了測(cè)試范式,因?yàn)槟K內(nèi)部沒有數(shù)字芯片來清理和再生信號(hào)。模塊性能嚴(yán)格依賴于主機(jī)通道的質(zhì)量和線性度,這意味著互操作性測(cè)試變得極為重要。測(cè)試設(shè)備供應(yīng)商開發(fā)了具有可調(diào)符號(hào)間干擾的專用參考主機(jī)夾具,在制造驗(yàn)證期間模擬各種交換機(jī)板跡線。線性光學(xué)模塊還需要新的測(cè)試指標(biāo),例如電氣眼閉合四電平(EECQ),而不是用于帶數(shù)字信號(hào)處理器模塊的傳統(tǒng)發(fā)射器和色散眼閉合四電平(TDECQ)。
03 測(cè)試儀器的關(guān)鍵作用
驗(yàn)證這些超高速互連需要跨越電氣和光學(xué)測(cè)量領(lǐng)域的復(fù)雜儀器套件。誤碼率測(cè)試儀(BERT)是物理層驗(yàn)證的基礎(chǔ)工具。這些儀器生成已知的偽隨機(jī)比特序列,并將接收到的比特與預(yù)期模式進(jìn)行比較,計(jì)算在給定時(shí)間段內(nèi)發(fā)生多少錯(cuò)誤。能夠處理1.6 Terabit系統(tǒng)的現(xiàn)代測(cè)試儀必須生成120 Gbaud的PAM4信號(hào),相當(dāng)于每秒224 Gigabit。更關(guān)鍵的是,測(cè)試儀還必須注入特定的應(yīng)力模式,包括正弦抖動(dòng)、隨機(jī)噪聲和有界不相關(guān)抖動(dòng),以驗(yàn)證接收器的均衡算法能否正確適應(yīng)實(shí)際通道損傷。
在這些極端數(shù)據(jù)速率下,沒有任何物理鏈路是完全無差錯(cuò)的。行業(yè)依賴復(fù)雜的前向糾錯(cuò)(FEC)算法在損壞的比特到達(dá)更高網(wǎng)絡(luò)層之前檢測(cè)并修復(fù)錯(cuò)誤。這種對(duì)糾錯(cuò)的依賴意味著誤碼率測(cè)試儀必須執(zhí)行工程師所稱的FEC感知分析,不僅表征發(fā)生多少錯(cuò)誤,還要表征這些錯(cuò)誤在時(shí)間上如何分布。如果錯(cuò)誤傾向于長(zhǎng)時(shí)間突發(fā)而不是隨機(jī)分散的單個(gè)比特,會(huì)壓垮Reed-Solomon解碼器的糾錯(cuò)能力,導(dǎo)致無法糾正的幀丟失?,F(xiàn)代測(cè)試儀現(xiàn)在提供詳細(xì)的錯(cuò)誤突發(fā)長(zhǎng)度直方圖來驗(yàn)證充足的糾錯(cuò)余量。
對(duì)于光學(xué)收發(fā)器,帶有精密光接收器模塊的數(shù)字采樣示波器捕獲來自激光發(fā)射器的實(shí)際波形。PAM4光發(fā)射器的主要質(zhì)量指標(biāo)稱為發(fā)射器和色散眼閉合四電平(TDECQ),以分貝為單位量化參考接收器因發(fā)射器噪聲、非線性和帶寬限制而遭受的損耗。計(jì)算此指標(biāo)需要模擬理想?yún)⒖季馄鞯膹?fù)雜后處理算法。測(cè)試設(shè)備制造商提供采樣示波器,為制造過程中的重復(fù)信號(hào)提供更高帶寬和更低噪聲;還提供實(shí)時(shí)示波器,對(duì)于在研發(fā)過程中捕獲瞬態(tài)事件和調(diào)試非重復(fù)協(xié)議行為非常重要。
時(shí)域反射儀(TDR)提供另一種關(guān)鍵測(cè)試能力,特別是對(duì)銅纜和印刷電路板。該技術(shù)向傳輸線發(fā)射快速電壓階躍,測(cè)量從阻抗不連續(xù)處反射回來的信號(hào)。生成的軌跡創(chuàng)建空間圖,精確顯示問題存在的位置,無論是壓扁的線纜、連接器內(nèi)部的焊點(diǎn)失效,還是磨損的接觸墊。這種精確定位故障位置的能力使時(shí)域反射儀在客戶退回缺陷產(chǎn)品時(shí)區(qū)分線纜故障和連接器故障方面具有不可替代的價(jià)值。
04 晶圓級(jí)測(cè)試的演進(jìn)
隨著行業(yè)向CPO發(fā)展,光子組件直接集成到處理器封裝中,封裝缺陷芯片的成本變得難以承受。這一現(xiàn)實(shí)推動(dòng)測(cè)試從模塊級(jí)向上游的晶圓級(jí)轉(zhuǎn)移,創(chuàng)造了光學(xué)制造中最顯著的技術(shù)前沿。這種轉(zhuǎn)變促進(jìn)了專門從事精密光學(xué)對(duì)準(zhǔn)和組裝的ficonTEC公司(已被Robotechnik收購:300757.SZ)與在晶圓探測(cè)技術(shù)領(lǐng)域領(lǐng)先半導(dǎo)體行業(yè)的FormFactor公司(NASDAQ: FORM)之間的戰(zhàn)略合作。
傳統(tǒng)半導(dǎo)體晶圓測(cè)試儀只能接觸硅晶圓的頂表面,但先進(jìn)的硅基光電子架構(gòu)通常需要從上方進(jìn)行電接觸,同時(shí)光必須從下方或晶圓邊緣耦合進(jìn)入。解決方案是開發(fā)雙面測(cè)試平臺(tái),可以同時(shí)接觸300毫米晶圓的兩側(cè)。這些系統(tǒng)使用FormFactor的先進(jìn)探針卡,配備專用金字塔或懸臂探針,與頂表面的調(diào)制器和光電探測(cè)器進(jìn)行電接觸,同時(shí)在開槽晶圓卡盤下方操作的精密六軸對(duì)準(zhǔn)引擎定位光纖陣列,將光耦合到底表面的光柵耦合器中。
光柵耦合器是將光垂直衍射出光電子集成芯片平面或進(jìn)入平面的表面結(jié)構(gòu)。雖然因?yàn)榭梢詮木A上方或下方接觸而更容易測(cè)試,但帶寬有限且依賴光偏振。對(duì)于最高性能的1.6 Terabit應(yīng)用,從芯片側(cè)面水平引入光的邊緣耦合提供更低損耗和更寬帶寬。然而,在芯片仍是未切割晶圓一部分時(shí)測(cè)試邊緣耦合器會(huì)帶來幾何挑戰(zhàn)。FormFactor開發(fā)了專用的Pharos光學(xué)探針,使用3D打印的微透鏡和反射鏡將探測(cè)器的垂直運(yùn)動(dòng)重定向?yàn)樾酒吘壍乃焦怦詈稀_@項(xiàng)創(chuàng)新允許在晶圓切割前完全測(cè)試邊緣耦合光電子集成芯片,使制造商能夠在投資昂貴封裝步驟之前識(shí)別并丟棄缺陷芯片。
這些晶圓級(jí)測(cè)試平臺(tái)與Teradyne公司(NASDAQ: TER)的自動(dòng)化測(cè)試設(shè)備集成,將大規(guī)模并行電測(cè)試能力與精密光學(xué)對(duì)準(zhǔn)同步。由此產(chǎn)生的生產(chǎn)單元每小時(shí)可以測(cè)試數(shù)百個(gè)光子芯片,將硅基光電子測(cè)試從緩慢的實(shí)驗(yàn)室過程轉(zhuǎn)變?yōu)檎嬲拇笈恐圃觳僮?。隨著光學(xué)器件在CPO配置中更接近處理器,這種能力變得不可或缺,如果無法經(jīng)濟(jì)地測(cè)試和保證良好芯片,整個(gè)架構(gòu)在經(jīng)濟(jì)上將不可行。
05 產(chǎn)品生命周期中的測(cè)試策略
測(cè)試策略在產(chǎn)品生命周期中從初始設(shè)計(jì)到批量生產(chǎn)再到現(xiàn)場(chǎng)支持顯著演變。在設(shè)計(jì)驗(yàn)證和鑒定(DV)期間,工程師必須證明設(shè)計(jì)滿足已發(fā)布標(biāo)準(zhǔn)的每個(gè)細(xì)節(jié)。這個(gè)階段涉及全面的邊角測(cè)試,器件在零下40攝氏度到正85攝氏度的溫度極端條件下,標(biāo)稱值正負(fù)5%的電壓極限,以及最壞情況信號(hào)損傷下進(jìn)行壓力測(cè)試。關(guān)鍵測(cè)試包括抖動(dòng)容限(JTOL)測(cè)量來驗(yàn)證接收器可以處理多少時(shí)序變化,跨所有信號(hào)通道的完整TDECQ分析,以及與Broadcom(NASDAQ: AVGO)或NVIDIA等主要制造商的交換機(jī)芯片進(jìn)行互操作性驗(yàn)證。
一旦設(shè)計(jì)進(jìn)入批量制造階段,重點(diǎn)轉(zhuǎn)向最大化吞吐量和良率,同時(shí)最小化每單位測(cè)試成本。制造商采用并行策略,使用可以同時(shí)驗(yàn)證4、8或16個(gè)模塊的多通道測(cè)試設(shè)備。制造線不是在每個(gè)生產(chǎn)單元上運(yùn)行耗時(shí)的抖動(dòng)容限測(cè)試,而是使用TDECQ和平均光功率等優(yōu)化指標(biāo),這些指標(biāo)與整體性能相關(guān)性好但測(cè)量速度快得多。對(duì)于有源電氣線纜,環(huán)回模式允許驗(yàn)證重定時(shí)器芯片功能正常,而無需生成完整的復(fù)雜流量模式。專門為生產(chǎn)環(huán)境提供高密度、低成本測(cè)試儀器的公司如MultiLane(私營(yíng)公司)改變了高端實(shí)驗(yàn)室設(shè)備在制造環(huán)境中的傳統(tǒng)主導(dǎo)地位。
理解互連在現(xiàn)場(chǎng)為何失效可以持續(xù)改進(jìn)設(shè)計(jì)和制造。連接器退化代表最常見的失效模式之一。模塊槳板上的電接觸墊鍍有硬金,但反復(fù)插拔循環(huán)會(huì)磨損鍍層,導(dǎo)致氧化和高接觸電阻,表現(xiàn)為間歇性鏈路故障或誤碼率升高。線纜端接焊接不良會(huì)產(chǎn)生阻抗不連續(xù),時(shí)域反射儀可以精確定位。在光學(xué)模塊中,激光二極管隨時(shí)間逐漸退化,需要增加驅(qū)動(dòng)電流以維持光功率,直到控制環(huán)路最終達(dá)到極限。通過模塊管理接口監(jiān)控該偏置電流可實(shí)現(xiàn)預(yù)測(cè)性維護(hù)策略。對(duì)于線性可插拔光學(xué)模塊,出現(xiàn)獨(dú)特的失效模式,即模塊可能滿足所有單獨(dú)規(guī)范,但安裝在特定交換機(jī)中時(shí)失效,因?yàn)樵摻粨Q機(jī)的發(fā)射器均衡無法補(bǔ)償主機(jī)跡線和模塊模擬路徑的組合損耗。這不是組件失效,而是只能通過全面互操作性測(cè)試才能捕獲的系統(tǒng)裕量失效。
06 測(cè)試生態(tài)系統(tǒng)的參與者
向1.6 Terabit速度的轉(zhuǎn)變創(chuàng)造了充滿活力的測(cè)試設(shè)備和組件供應(yīng)商生態(tài)系統(tǒng)。Keysight Technologies(NYSE: KEYS)在研發(fā)和合規(guī)測(cè)試領(lǐng)域占據(jù)市場(chǎng)領(lǐng)先地位。Infiniium UXR系列示波器達(dá)到110 GHz帶寬,M8000系列誤碼率測(cè)試儀是驗(yàn)證224 Gigabit硅片和1.6 Terabit物理層性能的黃金標(biāo)準(zhǔn)。Keysight深度參與標(biāo)準(zhǔn)組織意味著通常在標(biāo)準(zhǔn)正式批準(zhǔn)之前就定義測(cè)試方法,為其提供顯著競(jìng)爭(zhēng)優(yōu)勢(shì)。
Anritsu(6754.T / OTC: AITZY)提供制造效率和信號(hào)完整性能力的強(qiáng)大組合。MP1900A模塊化誤碼率測(cè)試儀平臺(tái)廣泛部署用于PCIe 6.0和以太網(wǎng)物理層測(cè)試。獨(dú)特的MP2110A"BERTWave"儀器將誤碼率測(cè)試儀與采樣示波器組合在單個(gè)機(jī)箱中,使其成為光收發(fā)器制造線的行業(yè)標(biāo)準(zhǔn)。
MultiLane作為高價(jià)值的顛覆者,專注于超大規(guī)模供應(yīng)鏈,提供成本效益高、高密度的測(cè)試解決方案。在測(cè)試交換機(jī)端口所必需的環(huán)回模塊市場(chǎng)中占據(jù)主導(dǎo)地位,并為生產(chǎn)環(huán)境提供靈活的誤碼率測(cè)試儀和時(shí)域反射儀。
EXFO(已私有化)是光傳輸和協(xié)議測(cè)試的領(lǐng)導(dǎo)者。BA-1600比特分析儀專門針對(duì)1.6 Terabit轉(zhuǎn)變,在電誤碼率測(cè)試和協(xié)議流量分析之間架起橋梁。FTBx系列在現(xiàn)場(chǎng)便攜式測(cè)試設(shè)備領(lǐng)域占據(jù)主導(dǎo)地位。
Viavi Solutions(NASDAQ: VIAV)以O(shè)NT-800平臺(tái)聞名,這是協(xié)議驗(yàn)證和互操作性測(cè)試的行業(yè)參考,設(shè)備用于壓力測(cè)試800G和1.6T以太網(wǎng)設(shè)計(jì)的邏輯和流量處理能力。
Tektronix(Fortive的子公司:NYSE: FTV)是示波器領(lǐng)域的歷史領(lǐng)導(dǎo)者,提供CSA/DSA系列高帶寬采樣示波器,這些對(duì)于光學(xué)制造中的TDECQ測(cè)量非常關(guān)鍵。
Wilder Technologies(私營(yíng)公司)是高性能測(cè)試夾具和分線板(合規(guī)測(cè)試夾具)的專業(yè)供應(yīng)商,用于將模塊(OSFP、QSFP-DD)物理連接到測(cè)試設(shè)備。
ficonTEC在光電子集成芯片的自動(dòng)化Assembly和測(cè)試方面無與倫比。提供物理構(gòu)建和測(cè)試收發(fā)器內(nèi)部光學(xué)引擎的機(jī)械設(shè)備。
FormFactor(NASDAQ: FORM)是半導(dǎo)體晶圓探測(cè)的領(lǐng)導(dǎo)者。與ficonTEC的合作以及收購FRT Metrology(后被Camtek收購:NASDAQ: CAMT,業(yè)務(wù)單元已出售)鞏固了其作為硅基光電子晶圓級(jí)質(zhì)量守門人的地位。
在互連制造方面,Coherent Corp.(NYSE: COHR,前身為II-VI)是光收發(fā)器市場(chǎng)的巨頭,是Google(NASDAQ: GOOGL)、Amazon(NASDAQ: AMZN)和Microsoft(NASDAQ: MSFT)等超大規(guī)模運(yùn)營(yíng)商的800G模塊(DR8、2xFR4)主要供應(yīng)商。
InnoLight(中際旭創(chuàng):300308.SZ)是全球最大的數(shù)據(jù)中心光收發(fā)器供應(yīng)商。以新速度(800G/1.6T)快速上市而聞名,是NVIDIA的主要供應(yīng)商。
Eoptolink Technology(300502.SZ)是快速增長(zhǎng)的收發(fā)器制造商,深度參與LPO和面向西方超大規(guī)模運(yùn)營(yíng)商的800G供應(yīng)。
Accelink Technologies(002281.SZ)是主要的中國(guó)光學(xué)組件和模塊制造商,擁有廣泛的電信和數(shù)據(jù)通信產(chǎn)品組合。
Source Photonics(被東山精密收購:002384.SZ)是光收發(fā)器的關(guān)鍵參與者,在激光芯片制造(IDM模式)方面特別強(qiáng)大。
Hisense Broadband(私營(yíng)公司)是主要的收發(fā)器供應(yīng)商,在光纖到戶(PON)領(lǐng)域特別占據(jù)主導(dǎo)地位,并越來越多地進(jìn)入數(shù)據(jù)通信收發(fā)器市場(chǎng)。
Applied Optoelectronics(NASDAQ: AAOI)是光纖網(wǎng)絡(luò)產(chǎn)品的垂直整合供應(yīng)商,專注于CATV和數(shù)據(jù)中心收發(fā)器。
Credo Technology Group(NASDAQ: CRDO)是有源電氣線纜連接的領(lǐng)導(dǎo)者。HiWire有源電氣線纜是400G和800G機(jī)架內(nèi)銅纜連接的實(shí)際標(biāo)準(zhǔn)。專有的SerDes和重定時(shí)器知識(shí)產(chǎn)權(quán)使其能夠在原本會(huì)失效的細(xì)銅規(guī)格上實(shí)現(xiàn)穩(wěn)健性能。
NVIDIA(NASDAQ: NVDA)不僅是芯片公司,也是系統(tǒng)公司。LinkX是其合格互連(線纜和收發(fā)器)的品牌。雖然物理產(chǎn)品由合作伙伴制造(如Coherent、Amphenol或Fabrinet:NYSE: FN),但經(jīng)過在NVIDIA交換機(jī)和GPU上的詳盡驗(yàn)證。
Marvell Technology(NASDAQ: MRVL)是光學(xué)模塊和有源電氣線纜內(nèi)部使用的數(shù)字信號(hào)處理器芯片的主要供應(yīng)商。Spica和Ara數(shù)字信號(hào)處理器系列是世界上相當(dāng)一部分800G和1.6T模塊內(nèi)部的"大腦"。
Broadcom(NASDAQ: AVGO)是交換機(jī)硅片(Tomahawk/Jericho)的市場(chǎng)領(lǐng)導(dǎo)者,也是光學(xué)數(shù)字信號(hào)處理器和組件的主要供應(yīng)商(通過Avago傳承)。
Astera Labs(NASDAQ: ALAB)是PCIe重定時(shí)器的關(guān)鍵參與者,并越來越多地進(jìn)入AI集群的有源線纜(AEC)市場(chǎng)。
Lessengers(私營(yíng)公司)是用于光耦合的聚合物線鍵合技術(shù)的創(chuàng)新者,與POET Technologies(NASDAQ: POET)等公司合作。
07 最新標(biāo)準(zhǔn)進(jìn)展與測(cè)試要求
隨著行業(yè)轉(zhuǎn)向1.6T,標(biāo)準(zhǔn)組織和多源協(xié)議(MSA)加快了發(fā)布時(shí)間表。本節(jié)詳細(xì)介紹2024-2025年影響測(cè)試策略的關(guān)鍵更新。
OIF正在最終確定224G的"Linear"項(xiàng)目。該規(guī)范定義了1.6T LPO的電氣通道要求。關(guān)鍵測(cè)試更新是關(guān)注TP1(發(fā)射)和TP4(接收)互操作性點(diǎn),確保線性模塊貢獻(xiàn)最小的噪聲和非線性。2024年底啟動(dòng)的新項(xiàng)目EEI-224G-RTLR(重定時(shí)發(fā)射線性接收)創(chuàng)建了混合測(cè)試場(chǎng)景。發(fā)射側(cè)(主機(jī)到模塊)是重定時(shí)的(數(shù)字信號(hào)處理器),允許更長(zhǎng)距離和更寬松的主機(jī)規(guī)范,而接收側(cè)(模塊到主機(jī))保持線性以節(jié)省功率。來自Keysight和Anritsu等供應(yīng)商的測(cè)試設(shè)備現(xiàn)在必須支持非對(duì)稱均衡測(cè)試。
展望1.6T之外,OIF已正式啟動(dòng)每通道448 Gbps信號(hào)傳輸?shù)目蚣?。這可能需要來自Tektronix或Keysight的60 GHz以上帶寬示波器,以及能夠處理亞毫米波頻率的新測(cè)試夾具。
IEEE 802.3dj任務(wù)組針對(duì)2025年200 Gbps/通道信號(hào)傳輸?shù)膱?jiān)實(shí)基線,預(yù)計(jì)最終標(biāo)準(zhǔn)將在2026年發(fā)布。當(dāng)前草案強(qiáng)調(diào)第178條款(200G/通道AUI)。測(cè)試供應(yīng)商正在積極參與"Plugfests",以驗(yàn)證其誤碼率測(cè)試儀可以生成802.3dj合規(guī)性所需的復(fù)雜預(yù)編碼和錯(cuò)誤特征。
計(jì)劃于2025年12月在Keysight的Santa Clara園區(qū)舉行的以太網(wǎng)聯(lián)盟2025高速網(wǎng)絡(luò)Plugfest是行業(yè)首個(gè)針對(duì)每通道200 Gbps SerDes的重大互操作性測(cè)試。參與者將測(cè)試200GbE、400GbE、800GbE和1.6TbE系統(tǒng)。這包括驗(yàn)證OSFP-XD和QSFP-DD1600互連。主要目標(biāo)是證明不同供應(yīng)商的224G SerDes可以鏈接并維持穩(wěn)定的FEC余量。
通用管理接口規(guī)范(CMIS)控制主機(jī)與模塊的通信方式。版本5.3引入了必須通過協(xié)議分析儀(例如MultiLane Nexus或Introspect Technology:私營(yíng)公司)驗(yàn)證的關(guān)鍵更改。關(guān)鍵測(cè)試包括OutputStatus標(biāo)志,CMIS 5.3要求支持OutputStatusRx和OutputStatusTx標(biāo)志。測(cè)試需要觸發(fā)狀態(tài)更改(例如信號(hào)丟失)并驗(yàn)證模塊在指定時(shí)間窗口(通常小于10毫秒)內(nèi)更新這些標(biāo)志。還需要驗(yàn)證特定狀態(tài)下的VDM(多功能診斷監(jiān)控)標(biāo)志行為(ModuleReady與ModuleLowPwr)?,F(xiàn)在需要嚴(yán)格驗(yàn)證Bank Select和Page Select事務(wù)的時(shí)序,以防止大型交換機(jī)機(jī)箱中的總線鎖定。
QSFP-DD 800和QSFP-DD1600(硬件修訂版7.0)的熱測(cè)試規(guī)范明確定義了耗散高達(dá)30W(或1600可能達(dá)到40W)的模塊的Type 2A和2B散熱器要求。來自MultiLane或Wilder Technologies的制造測(cè)試夾具(MCB)必須包括能夠穩(wěn)定這些高負(fù)載的主動(dòng)冷卻,以防止校準(zhǔn)期間模塊限流。對(duì)于QSFP-DD1600,連接器必須通過高達(dá)60 GHz的嚴(yán)格串?dāng)_(NEXT/FEXT)限制。時(shí)域反射測(cè)試必須驗(yàn)證即使在50次以上插入循環(huán)后,槳板金手指的阻抗仍保持在100歐姆正負(fù)10%。
OSFP-XD(eXtra Dense)這種新外形在略大的外殼中容納16個(gè)通道。機(jī)械測(cè)試的關(guān)鍵是盲插對(duì)準(zhǔn)。連接器密度需要籠中精確的浮動(dòng)。測(cè)試涉及機(jī)器人在極端角度插入以驗(yàn)證不會(huì)發(fā)生引腳損壞。電氣測(cè)試方面,16通道100G(總計(jì)1.6T)或200G(總計(jì)3.2T)時(shí),串?dāng)_是致命因素。合規(guī)測(cè)試需要為所有"侵略者"通道通電,同時(shí)測(cè)量"受害者"通道上的誤碼率。熱測(cè)試方面,OSFP模塊配有集成散熱器。測(cè)試需要"風(fēng)洞"夾具,驗(yàn)證模塊的熱阻(R_th)在特定氣流(CFM)速率下與MSA曲線匹配。
與重定時(shí)模塊不同,LPO模塊沒有單獨(dú)的標(biāo)準(zhǔn)"光輸出眼"規(guī)范。在系統(tǒng)內(nèi)進(jìn)行測(cè)試。LPO MSA定義了具有特定損耗和均衡能力的"參考主機(jī)"。為通過制造測(cè)試,LPO模塊必須證明可以與該參考主機(jī)一起工作,誤碼率小于1e-6(FEC前)。EECQ(電氣眼閉合四電平)指標(biāo)取代了電氣接口的TDECQ。測(cè)量通過線性鏈傳輸后模塊電氣輸出處的眼閉合。
08 技術(shù)演進(jìn)的方向
1.6 Terabit時(shí)代不僅僅是速度升級(jí),而是由人工智能帶寬需求驅(qū)動(dòng)的數(shù)據(jù)中心物理層架構(gòu)重塑。無源銅纜在112G/224G速度下超過1米的距離已經(jīng)失效。銅纜的未來屬于由Credo和Marvell驅(qū)動(dòng)的有源線纜(AEC)。AI集群中的功耗限制正在迫使從光學(xué)器件中移除數(shù)字信號(hào)處理器。這將測(cè)試負(fù)擔(dān)從模塊供應(yīng)商轉(zhuǎn)移到系統(tǒng)集成商(NVIDIA、Arista、Cisco),為MultiLane和Keysight的復(fù)雜互操作性測(cè)試設(shè)備和參考通道創(chuàng)造了新市場(chǎng)。
隨著光學(xué)器件進(jìn)入封裝(CPO)以支持下一代GPU,失效成本變得太高,無法等待最終封裝測(cè)試。ficonTEC和FormFactor開創(chuàng)的自動(dòng)化雙面晶圓探測(cè)解決方案不僅"有用",而且是CPO路線圖的關(guān)鍵推動(dòng)因素。
對(duì)于這個(gè)生態(tài)系統(tǒng)中的投資者、工程師和利益相關(guān)者來說,在1.6T這一代取得成功需要對(duì)鏈路有整體的看法。電氣信號(hào)完整性、光物理、封裝工程和系統(tǒng)驗(yàn)證之間的界限已經(jīng)不可逆轉(zhuǎn)地模糊,需要新一代集成測(cè)試解決方案來確保數(shù)字世界繼續(xù)擴(kuò)展。
參考文獻(xiàn)
[1] Phabian, "Inside the Testing Ecosystem Behind 800G and 1.6T Interconnects," Fabian's Substack, Dec. 9, 2025. [Online]. Available: https://iamfabian.substack.com/p/inside-the-testing-ecosystem-behind